

ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E - CAD)

Τέταρτη Εργαστηριακή Άσκηση

Ονοματεπώνυμο: Γιώργος

Αριθμός Μητρώου: Ντάκος

Σκοπός Άσκησης

Σκοπός της άσκησης είναι η υλοποίηση ενός απλού *hardware dongle* (hasp) για προστασία λογισμικού, με επικοινωνία μέσω παράλληλης θύρας. Το λογισμικό: (α) γράφει ένα byte στην κοινή αρτηρία δεδομένων PD[7:0], ενεργοποιώντας σήμα εγγραφής PWE_n και παλμό ρολογιού PCLK, και (β) διαβάζει το κωδικοποιημένο αποτέλεσμα ενεργοποιώντας σήμα ανάγνωσης PRE_n (αρνητικής λογικής).

Η επεξεργασία που ανατίθεται στο hasp είναι η μετατροπή του byte σε κώδικα XS129 (Excess-129), δηλαδή:


$$DOUT = DIN + 129$$

Επιπλέον στόχος είναι η εξοικείωση με:

- τον αυστηρό έλεγχο αποκλειστικής πρόσβασης σε **δίαυλο δύο κατευθύνσεων** (bidirectional bus),
- την εξομοίωση (simulation) με tri-state κατάσταση Z,
- και τη ροή back-end (netlist, placement, routing) σε PCB.

A. Εισαγωγή του Σχεδιασμού

Η προτεινόμενη λύση υλοποιεί τη διατησιότητα του bidirectional διαύλου PD με tri-state buffers 74ACT244. Οι οδηγοί αυτοί μεταφέρουν τις εισόδους A στις εξόδους Y **μόνο όταν το enable (G, αρνητικής λογικής) είναι 0**, αλλιώς οι έξοδοι είναι σε κατάσταση υψηλής εμπέδησης.



Σχήμα 1: Πλήρες σχηματικό του hasp (με connector, header τροφοδοσίας και πυκνωτές)

Αποκλειστική πρόσβαση στον δίαυλο PD

Το hasp:

- **διαβάζει** από τον PD όταν PWE ενεργοποιεί τη ροή δεδομένων προς το hasp (WRITE),
- **οδηγεί** τον PD **μόνο** όταν το PREn (active-low) ζητά READ, οπότε ο 74ACT244 προς την πλευρά του λογισμικού ενεργοποιείται.


Άρα αποφεύγεται η ταυτόχρονη οδήγηση του bus από δύο πλευρές.

Μετατροπή XS129

Τα δεδομένα κλειδώνονται στους καταχωρητές 74ACT175 στην ανοδική ακμή του PCLK και στη συνέχεια υλοποιείται πρόσθεση +129 με δύο 74ACT283 (4-bit adders) σε ripple-carry σύνδεση.

B. Εξομοίωση του Σχεδιασμού

Για την εξομοίωση, δημιουργήθηκε ξεχωριστό αντίγραφο του σχεδιασμού όπου αφαιρέθηκαν ο connector, ο header τροφοδοσίας και οι πυκνωτές, και αντικαταστάθηκαν από ιεραρχικά ports.



Σχήμα 2: Σχηματικό για simulation (χωρίς connector/πυκνωτές, με hierarchical ports)

Stimulus και tri-state οδήγηση του PD

Στην είσοδο stimulus, ο δίαυλος PD οδηγείται **μόνο** κατά τη φάση WRITE. Σε όλες τις υπόλοιπες φάσεις οδηγείται σε Z (high-impedance), ώστε να μην συγκρουστεί με την έξοδο του hasp κατά τη φάση READ.

schematic1.vcc	schematic1.pwen
+ Set to 1 at time 0.	+ At 10, L for 20, H for 80, repeat forever
schematic1.gnd	+ At 0, H for 100, H for 0, repeat forever
+ Set to 0 at time 0.	schematic1.pren
	+ At 60, L for 20, H for 80, repeat forever
	+ At 0, H for 100, H for 0, repeat forever
	schematic1.pclk
	+ At 12, H for 4, L for 96, repeat forever
	+ At 0, L for 100, L for 0, repeat forever
	schematic1.pd0
	+ At 12, H for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever
	schematic1.pd1
	+ At 12, L for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever
	schematic1.pd2
	+ At 12, H for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever
	schematic1.pd3
	+ At 12, L for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever
	schematic1.pd4
	+ At 12, H for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever
	schematic1.pd5
	+ At 12, L for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever
	schematic1.pd6
	+ At 12, H for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever
	schematic1.pd7
	+ At 12, L for 18, Z for 82, repeat forever
	+ At 0, Z for 100, Z for 0, repeat forever

Σχήμα 3: Stimulus: οδήγηση PD μόνο στο WRITE, Z σε IDLE/READ

Αποτελέσματα κυματομορφών

Οι κυματομορφές επιβεβαιώνουν ότι:


- κατά το WRITE τα δεδομένα εμφανίζονται στον DIN[7:0],
- δειγματοληπτούνται στους 74ACT175 στην ανοδική ακμή του PCLK,
- το DOUT σταθεροποιείται μετά την καθυστέρηση κωδικοποίησης,
- κατά το READ ο δίαυλος PD οδηγείται από το hasp και επιστρέφει το κωδικοποιημένο αποτέλεσμα.

Γ. Φυσική Υλοποίηση -- Επιλογή Footprints και Netlist

Για το PCB χρησιμοποιήθηκε το αρχικό αντίγραφο (με connector DB25, πυκνωτές και header τροφοδοσίας). Αρχικά έγινε αντιστοίχιση footprints:

Γιατί C1 through-hole και C2--C8 SMD

Ο C1 είναι ηλεκτρολυτικός/τανταλίου bulk πυκνωτής σταθεροποίησης τροφοδοσίας και επιλέγεται through-hole footprint (π.χ. CPCYL1/D.300/LS.200/.034) για μηχανική αντοχή και μεγάλη χωρητικότητα. Οι C2--C8 είναι decoupling capacitors κοντά στα ICs και επιλέγονται SMD (π.χ. SM/C_1206) ώστε να μειωθεί το εμβαδόν της πλακέτας και να τοποθετηθούν πολύ κοντά στα pins τροφοδοσίας.



Σχήμα 6: Σχεδιασμός με connector/πυκνωτές για φυσική υλοποίηση

Γιατί οι 74ACT244 σε through-hole και τα υπόλοιπα SMD

Οι 74ACT244 προστατεύουν τον shared δίαυλο PD. Σε περίπτωση σφάλματος διατησίας (δύο οδηγοί ενεργοί ταυτόχρονα), είναι τα πιθανότερα ICs να υποστούν βλάβη. Με through-hole packages επιτρέπεται η χρήση βάσεων (sockets) ώστε να αντικαθίστανται εύκολα. Τα υπόλοιπα

ICs έχουν μικρότερη πιθανότητα βλάβης και επιλέγονται SMD για μείωση εμβαδού.

Δημιουργία netlist


Μετά από Update Part References και DRC, δημιουργήθηκε netlist (.MNL) και εισήχθη στο OrCAD Layout με template METRIC.TCH, το οποίο υποστηρίζει 2 layers routing και 2 layers planes (POWER/GND).

Layout 1: Πλακέτα 2 επιπέδων (routing χωρίς planes)


Στο πρώτο layout, τα plane layers απενεργοποιήθηκαν (τύπος από Plane σε Unused), ώστε να απομείνουν δύο επίπεδα routing (TOP/BOTTOM). Αρχικά έγινε τοποθέτηση με στόχους: (α) μικρό εμβαδόν, (β) οι decoupling κοντά στα ICs, (γ) ο C1 κοντά στο jumper τροφοδοσίας.

Έπειτα:

- Ορίστηκαν όρια πλακέτας με Tool → Obstacle (Global layer).
- Ορίστηκε πλάτος VCC/GND σε 0.508 mm (διπλό πλάτος).
- Πρώτο πέρασμα: routing μόνο VCC και GND.
- Δεύτερο πέρασμα: routing όλων των υπόλοιπων σημάτων (Auto → Route Window).



Σχήμα 7: Layout 2-layer: πρώτο πέρασμα routing μόνο VCC/GND (διπλό πλάτος)



Σχήμα 8: Layout 2-layer: ολοκληρωμένο routing όλων των σημάτων

Layout 2: Πλακέτα 4 επιπέδων με planes


Στο δεύτερο layout έγινε εκκαθάριση προηγούμενης διαδρομής (Clear Tracks) και υλοποίηση 4 επιπέδων:

- TOP/BOTTOM: routing σημάτων
- Layer 3: GND Plane
- Layer 4: POWER Plane

Στα nets ορίστηκε:

- GND να συνδέεται αποκλειστικά στο GND Plane
- VCC να συνδέεται αποκλειστικά στο POWER Plane

και η σύνδεση στα planes έγινε μέσω **Auto** → **Fanout Board**.



Σχήμα 9: Fanout προς τα planes (POWER/GND): σύνδεση pads στα επίπεδα 3 και 4

Πώς γίνεται η ``διαδρόμιση'' στα planes

Στα plane layers δεν υπάρχουν κλασικά tracks σημάτων. Υπάρχει συνεχής επιφάνεια χαλκού (copper pour) για VCC ή GND και οι ακροδέκτες συνδέονται σε αυτή μέσω vias/thermals κατά το fanout.

Γιατί διαφέρει η τακτική σε through-hole και SMD

Στα through-hole στοιχεία η σύνδεση προς plane γίνεται συνήθως με *thermal relief* (ακτίνες), ώστε να μην απορροφά θερμότητα το plane και να είναι εφικτή η συγκόλληση. Στα SMD στοιχεία, ειδικά στους decoupling, επιλέγονται direct ή short-neck συνδέσεις για μικρότερη αντίσταση/επαγωγή και καλύτερη συμπεριφορά της τροφοδοσίας σε υψηλές συχνότητες.

Μετά το fanout, η διαδρόμιση των σημάτων πραγματοποιήθηκε όπως και στο 2-layer (Auto → Route Window), αλλά μόνο στα TOP/BOTTOM.

καθαρότερο routing και καλύτερη ηλεκτρική συμπεριφορά.